Max's Blog

Learn it, love it, live it.

Design Space Exploration Methods

本文采用知识共享 署名-非商业性使用-禁止演绎 4.0 国际协议授权（CC BY-NC-ND 4.0），转载请注明出处。 I. Preface 上次更完，又是数月，抓住年尾更一篇。本文简要介绍系统设计早期，ESL仿真验证及设计空间探索相关技术。芯片或硬件系统设计过程涉及ESL->功能层->架构层->RTL->门级->晶体管，其中， 功能层：定...

Posted by Max on December 31, 2022

All-In-One Platform for Chip Design

本文采用知识共享 署名-非商业性使用-禁止演绎 4.0 国际协议授权（CC BY-NC-ND 4.0），转载请注明出处。 I. Preface 本文简要介绍一下目前的一些工作，规则所限，不涉及具体工作内容，主要介绍一些探索方向。 II. Basics 2.1 Object 集成平台的研究对象为数字IC前端流程，因为越往后端走设计空间越小，调整代价越高。前端设计一般流程如Fig-...

Posted by Max on July 26, 2022

致歉

本文采用知识共享 署名-非商业性使用-禁止演绎 4.0 国际协议授权（CC BY-NC-ND 4.0），转载请注明出处。 I. 复而未更 各位关注博客的小伙伴大家好，自上次“博客复更”已两年有余，很抱歉期间复而未更。实际上，准备复更后，个人计划开源做一个计算双目深度信息的CV IP Generator，然而，5月被安排了一个紧急的语音处理IP微架构升级，开发工作量不大，但验证做了几...

Posted by Max on July 22, 2022

博客复更

I. 关于停更 大家好，好久不见！因为去年换了工作，接到的第一个AI加速器项目时间很紧，几个人从前端架构干到前仿结束，上个月终于提交送Tapout了。期间压力很大，基本没有个人时间，所以博客也就停更了。最近，项目文档和专利差不多也写完了，终于有了些个人时间，所以准备继续更新博客，但对于后续更新内容要简单说明一下。 II. 关于NVDLA 和NVDLA有关的几篇文章是很多人来到这个博客的主...

Posted by Max on April 6, 2020

NVDLA HW Source Code Analysis

nv_small version (Part I)

本文采用知识共享 署名-非商业性使用-禁止演绎 4.0 国际协议授权（CC BY-NC-ND 4.0），转载请注明出处. I. Preface 断断续续看了两个多月源码，有了一些收获，在这里与小伙伴一起分享. 对于源码的学习，作者并未以全部代码分析搞懂为目标，那样代价太高也没必要，而是分成两个学习阶段，第一阶段，分析整个加速核的逻辑划分和组织架构，研究背后的微架构设计逻辑；分析C...

Posted by Max on January 11, 2019

Learning Chisel and Scala

Scala Part II

本文采用知识共享 署名-非商业性使用-禁止演绎 4.0 国际协议授权（CC BY-NC-ND 4.0），转载请注明出处. V. Advanced Data Type: Collections Scala沿用了Java的collection称谓，作者就称其为复合类型了，C++里称STL中此类数据类型为”容器”，意思差不多. Scala中复合类型的继承体系如Fig-1所示，图中省略了很...

Posted by Max on December 12, 2018

Learning Chisel and Scala

Scala Part I

本文采用知识共享 署名-非商业性使用-禁止演绎 4.0 国际协议授权（CC BY-NC-ND 4.0），转载请注明出处. I. Preface NVDLA源码分析是个漫长的痛并快乐着的过程，所以忙里偷闲的加入到RISC-V的学习中，想通过阅读几个RV开源处理器的源码，深刻体会一下RV ISA，SpinalHDL和Chisel. 但当阅读Chisel的官方Cheatsheet时，感觉...

Posted by Max on December 1, 2018

Device Tree Survey and Summary

LTM

本文采用知识共享 署名-非商业性使用-禁止演绎 4.0 国际协议授权（CC BY-NC-ND 4.0），转载请注明出处. I. Preface 本文主要介绍嵌入式系统Bootloader中的设备树(Device Tree)，援引Wikipedia对其定义如下， 简单归纳，DT文件是由一系列Node构成的树形结构，其中每个Node都对应硬件系统中的一个device，如CPU, I2C...

Posted by Max on October 2, 2018

NVDLA FPGA Mapping Workflow

Part II-Petalinux project

本文采用知识共享 署名-非商业性使用-禁止演绎 4.0 国际协议授权（CC BY-NC-ND 4.0），转载请注明出处. Preface 参考Part I，基本可以跑起FPGA工程，而对于使用Xilinx heterogeneous architecture FPGA chip的小伙伴，完成PL.hdf设计后，肯定要进一步配置ARM linux，下板跑跑github.com/nvd...

Posted by Max on September 17, 2018

NVDLA FPGA Mapping Workflow

Part I-Vivado project

本文采用知识共享 署名-非商业性使用-禁止演绎 4.0 国际协议授权（CC BY-NC-ND 4.0），转载请注明出处. Preface 本文将简要介绍映射nvdla nv_small版本到FPGA过程中可能遇到的‘坑’，旨在给做相同工作的小伙伴一个参考，不作指导性建议. 本文会尽可能完整地描述从官方源码构建vivado IP工程到最终BD工程网表生成的全部步骤以及每个步骤中容易...

Posted by Max on September 12, 2018

FEATURED TAGS
NVDLA nv_small FPGA Chisel Scala
ABOUT ME

It's not the gods' thing, it's people.

✉️ viywang@gmail.com